Samsung Electronics impulsa un cambio estructural en la próxima generación de HBM… Presenta una patente novedosa para respuesta de apilamiento alto

Se ha confirmado que Samsung Electronics ha presentado una nueva patente destinada a resolver los problemas de confiabilidad de los paquetes de memoria de alto ancho de banda (HBM). A medida que se acerca la era de apilamiento alto de HBM4E y HBM5, la empresa está innovando la estructura del "dummy die" que protege los chips de memoria, buscando tanto la estabilidad estructural como la estabilidad del rendimiento. Según la patente de empaquetado HBM divulgada el día 28, Samsung Electronics ha desarrollado una tecnología que mecaniza el lateral del dummy die superior en el apilamiento para darle una estructura de tres niveles escalonados más curvada. Es un método que puede mejorar eficazmente los problemas de delaminación, agrietamiento y curvatura que ocurren comúnmente en HBM de apilamiento alto.
HBM es una estructura en la que múltiples chips de memoria se apilan verticalmente sobre un chip base, con un dummy die superior colocado encima de ellos. El dummy die lleva la altura total del paquete a la especificación y cumple funciones de protección mecánica y disipación de calor. Sin embargo, a medida que el número de capas apiladas ha superado las 12 hasta 16 o más, la confiabilidad del dummy die superior ha surgido como una variable clave para el rendimiento y la estabilidad a largo plazo. Típicamente, el paso de 8 a 12 capas reduce el rendimiento en 10 a 20 puntos porcentuales, y a medida que se acerca a 16 capas, cae más bruscamente, situándose en el rango del 40 al 60 por ciento. Aquí, mejorar la estructura del dummy die aborda el problema de curvatura y el problema de desajuste de expansión térmica, que son algunas de las causas importantes de la disminución del rendimiento.
Samsung Electronics emplea un proceso de "corte de ranura profunda" para el dummy die. El corte de ranura profunda es un proceso de corte de alta precisión que separa los chips (dies) tallando ranuras profundas en la oblea, una técnica que forma ranuras más profundas y precisas que el corte convencional con hoja ordinaria (corte mecánico). Su ventaja es que se basa en láser y minimiza el daño a la estructura cristalina del semiconductor.
Esta estructura está diseñada en forma de pirámide invertida, en la que la superficie inferior (superficie de unión) del dummy die superior se mantiene estrecha mientras que la superficie superior se ensancha. Los laterales se dividen en primer, segundo y tercer lado, caracterizados por una estructura discontinua en la que la pendiente cambia abruptamente en cada punto de conexión, junto con una superficie curva convexa hacia la parte superior. Como resultado, se espera que la resistencia mecánica mejore sustancialmente en comparación con un lateral vertical simple convencional. Además, al formar una zanja (Tr) de antemano en la región de no unión (NBR), el diseño resuelve el problema de que los residuos generados durante el proceso de corte contaminen la interfaz de unión. Esto a su vez fortalece la confiabilidad de la unión por fusión.
También es digno de mención desde el punto de vista de la gestión térmica. La patente diseña precisamente la distancia vertical entre la superficie inferior de la capa de aislamiento de unión y la superficie de extensión horizontal para que sea de 1 a 10 micrómetros, permitiendo mantener la eficiencia de transferencia de calor en el nivel existente. También se incluye un diseño de superficie sobresaliente modificado que minimiza el volumen de la capa de moldeo (EMC), lo que aumenta la posibilidad de mejorar realmente la ruta de transferencia de calor.
Samsung Electronics parece estar listo para vincular esta tecnología con las tecnologías de empaquetado HBM existentes, como la unión híbrida y HPB (Heat Path Block), para fortalecer la competitividad integral en confiabilidad y expandir su participación en el mercado de HBM.
Un funcionario de la industria explicó que en HBM de apilamiento alto de 12 capas o más, la curvatura del dummy die superior es de hecho una variable clave con un gran impacto en el rendimiento, añadiendo que parece ser una tecnología con visión de futuro dirigida al HBM5 de 16 capas o más.